DC2DC部分

做DC2DC也是好多年前的事情了,還是用的一顆IC對應于一路電壓輸出,遠沒有現在PMIC那么強大.很多的細節已經記不清了 只記得最基本的原理和花了很多時間去理解的線路穩定性部分(補償線路)和無需補償的D-CAP線路

實際DC2DC的設計還需要考量很多東西,比如輕重載效率  過電流保護(AVG or cycle by cycle)SS等等

當時接觸到的DC2DC Solution一共有三種:LDO, Charge pump, Regulator.

LDO:

LDO的經典結構圖如下:

1.  按照運放虛短理論:P點電壓Vp在穩態時一定等于Vref.所以A點的電壓(Vout)求解

Vout*(R2)/(R1+R2)=Vp  Vout=(R1+R2)/R2  * Vp

Vref一般是chip內部做死的, 通過設定R1 &R2就可以得到想要的電壓.

2.  這個結構框圖上可以看出, LDO內部一般沒有什么刻意的儲能元件,并且PMOS哪怕一直導通也會有一定壓降,所以Vout設計一定會比Vin低xV,具體多少在Datasheet上會寫明

3.  Err Amplifier設計是一個電壓負反饋線路:當A點電壓升高>P點電壓升高>P點與A點之間的壓差變大>MOS管G級(ERR AMP輸出)電壓變高>Vs-Vg變小àMos管導通電阻變大>A點電壓下降.  

A點電壓太低則和剛才的描述反過來而已.

負反饋就會存在一個穩定性問題,因為線路特性,對于某些特定頻率信號因為速度太快,在A點時還是過低的,但誤差放大器調節和MOS管導通狀態改變等等需要延時的,這個延時時間正好讓補償的電壓加在A點的最高點,那A點信號實際上會一直得到加強,最終形成很大固定頻率的noise.

講的專業一點,就是負反饋有180°的相位差,有些頻率信號線路延時也會產生180°相位差,那么負反饋就會變成正反饋,此頻率信號會一直加強,最終形成震蕩.

所以需要避免這個現象,很自然的想法就是對于于我的180°相位差的頻率信號,我的err amplifier已經沒時間反應了(就是在我的工作帶寬外了 對于我的這個頻率信號gain<0),那自然就不會有這個問題了.

所以在LDO中有一個測項是phase Margin ,就是在看放大器頻率特性,對于gain=0時,此時對應的相位偏移是多少. Gain Margin:當相位是180°時,對應的gain有多大.

4.  從3來看, 放大器的響應速度應該是越慢越好,但還需要考慮到外面負載是會動態變化的.你的響應很慢的話,對應一些負載變化很快的情況,就會有問題

5.  所以需要綜合考慮phase margin和響應速度(一般用穿越頻率(gain=0的頻率點)表示),才能得到很好的LDO系統,具體是有參數指標的,但這個可能會觸及以前公司的東西 就不寫了.

具體怎么大概去調響應速度和phase/gain  margin的話,我會在Regulator部分再做詳細介紹

Charge pump

原理是通過switch來切換電容的充放電模式,來實現升壓.如下圖.

這塊我只在最早的SLIC線路上見過,主要是用來升壓的.感覺接觸的很少,都不太記得了,好尷尬

所以就不記錄了…

 

Regulator

這塊是目前最常用的DC-DC的Solution,核心器件是電感.

1.  通過電感的充放電,可以實現降壓和升壓.

2.  按照電感上電流的連續性,可以分為DCM和CCM模式(重載/輕載)

…………總而言之  電感是非常非常重要的

要理解其工作原理的話,也還是電感 –電感的伏秒平衡原理àSwitching Regulator的核心!!!

我覺得還是有必要記錄下電感的伏秒平衡原理 盡管在網上能找到一大堆資料~~

伏秒平衡原理: 開關電源穩定工作狀態下,加在電感兩端的電壓乘以導通時間等于關斷時刻電感兩端電壓乘以關斷時間.

應用伏秒平衡原理來分析下下面2個電路:降壓(Buck)和升壓(boost)

Buck線路:

開關(Q1)打開(導通)時:

L兩端電壓為:VCC(電源電壓)-VR(負載電壓)

導通時間為D*T:其中D為Duty cycle,T為Q1的開關周期

伏秒值為:(VCC-VR)*D*T

 

開關(Q1)關閉(不導通)時:

L兩端電壓為:VR(負載電壓)  電感自己給VR供電

導通時間為(1-D)*T:其中D為Duty cycle,T為Q1的開關周期

伏秒值為:VR*(1-D)*T

 

按照伏秒平衡原理  (VCC-VR)*D*T=*VR*(1-D)*T  ---- D=VR/VCC

因為D的極限是100%  所以不可能實現升壓

 

Boost線路也是一樣的計算方法

Q1導通時:

L兩端的電壓為: VCC

Q1斷開時:

L兩端的電壓為:VR-VCC(這是升壓電路,VR>VCC)

按照伏秒平衡原理  VCC*D*T=(VR-VCC)*(1-D)*T  --- D=(VR-VCC)/VR

電感如此重要,它是有選用原則的.感值大小基于你POWER IC的開關頻率和你要求的ripple current,然后還要看你系統的負載狀況,確保電感不會飽和等等.具體可以咨詢你的power ic 廠商.濾波電容也是一樣的.

上面的伏秒平衡是基本的理念,只是證明是可以用PWM的方式去實現電壓調節了.也給定了大概的Duty cycle.

但實際應用上還是需要加上控制線路.保證輸出電壓的盡可能穩定(盡可能不受負載的影響而跑偏).一般控制電路是負反饋系統,我接觸到的有2種:Error Amp(和LDO類似,但比LDO復雜多了)和D-CAP的.

D-CAP模式

因為這是比較后來推出的chip,我只是接觸了一些,并沒有深究其原理.只記錄了我知道的.

a.  D-CAP無誤差放大器,我接觸到的Chip是COT模式的(Constant On Time):也就是說當我電壓低于一定值的時候,會讓COMP輸出一個信好給觸發器,然后觸發器就會控制high side Mos打開一個固定時間Ton,然后關閉high side MOS.繼續偵測電壓.

    Toff的時間是不定的,完全取決于外部負載—》沒有固定的工作頻率;可能會有EMI問題

b.  因為沒有誤差放大器,無需設計補償回路;

c.  Ton的打開很大部分取決于外部電容C的ESR,所以稱其為D-CAP模式;

d.  響應速度很快,tON較小的話.但會有被外部noise問題誤觸發問題,目前已經解決了(但廠商沒說具體解決方案或判別機制);

Error Amp模式(會用到控制理論的知識)

這是經典的模式,這個也是我覺得我學的專業唯一給我幫助的地方X”.

Power IC用的控制系統和我們學的自動控制理論里的PID調節系統非常相似.

這么理解:

輸入:穩態電壓  輸出目標:穩態的電壓.

怎么保證輸出電壓穩定性—>負反饋 但還需考慮其穩定性,如之前LDO所提到的,所以系統的響應不能太快,但又不能太慢(不然負載變化時 電壓回復太慢  可能會影響系統工作)

 

下面部分估計只有自己看的懂了,因為框圖涉及到一些公司信息,不好放上去

大概模型:

電壓輸出端:默認模型為RL+濾波電容C(ESR+C) 如上圖的Buck線路

可以寫出傳遞函數:Vout/Vc= RL/Ri *(1+s*Resr*C)/(1+s*RL*C0)

Vc為控制電壓 s(拉式變換因子)

補償端:

電壓補償為例

Ea(s)=R2/(R1+R2)  * GEA/sCs *(1+sCsRC)/(1+sCpRc)

記錄一下思想吧:

1.  把整個框圖用傳遞函數方式寫出來,如上面式子結構,使式子為0的點為零點,為無窮大的點為極點;

2.  ERR AMP的放大倍數一般是固定,每加入一個極點會造成-20dB/10倍頻的衰減,并相移-45°每加入一個零點會起反作用(和極點相比); 零極點的頻率點是由1+sRC=0 s=xxx中的s來決定的

3.  從上面式子可以看出,RL(負載)和輸出濾波電容C(包括ESR大小)都會影響系統Err Amp的零極點分布,所以測試phase/gain margin時需要根據你的負載狀況測多種load;

4.  調節phase/gain margin的出發點在適當的頻率加入合適的極點,或者調節極點的位置;

5.  單個零點一般是很難加入/調節的,這個控制理論夠好就會發現..

哎 畢竟多年沒碰dc2dc的東西了 感覺遺忘了好多經典的東西.或許上面寫的還有很多錯的地方被貽笑大方吧. 這塊應該是在P公司和我專業最相關的,印象還是較深的.